该公司称，基于28nm CMOS工艺、采用1T4R单元结构的首代高密度大容量RRAM芯片已完成流片，单芯片容量1Gb、密度30Mb/mm²、访问延时小于20ns，目前正在推进验证。
AI解读：1TnR路线让一个选择晶体管对应多个阻变存储单元，以降低平均到每个存储单元上的晶体管面积开销，但公司称共享晶体管后仍需通过器件、工艺和电路设计共同优化解决漏电流、读写干扰与可靠性问题。
公司围绕该芯片提出负压设计与统一复位电路、多电压域字线驱动与自适应保护偏置电压、片上自适应跟随读取电路等自研技术，称用于抑制阵列漏电流、降低误写风险并提升GB级容量下的读可靠性与良率。
公开报道显示三星、台积电、格芯已将RRAM纳入先进工艺节点技术路线图，台积电明确将RRAM纳入12nm和6nm节点支持范围，英飞凌已为28nm节点微控制器选定RRAM方案。
公司称产品分三条线：嵌入式RRAM IP面向显示驱动、微控制器、SSD控制器及安全芯片；高密度大容量RRAM探索1TnR等结构与三维集成；混合存算面向具身智能、AI PC等端侧推理场景。
2026年10月12日，铭芯启睿（MemSilicon）宣布完成基于1TnR技术路线的首代高密度、大容量RRAM芯片“泰山一号（MountTai 2026）”流片。公司称，该芯片采用28nm CMOS工艺平台和1T4R单元结构，单芯片容量1Gb，密度为30Mb/mm²，访问延时小于20ns，并集成片上硬件纠错电路。目前“泰山一号”已完成流片，正在推进验证。
1T4R结构与1TnR路线
RRAM通过材料电阻状态变化保存信息，断电后仍可保留数据。常见的1T1R结构中，一个选择晶体管对应一个阻变存储单元：晶体管负责选通和控制访问，阻变单元负责存储信息。公司称，随着阻变单元尺寸缩小，选择晶体管及其连接结构所占面积成为继续提高密度时需要解决的问题。1TnR的思路是让一个选择晶体管对应多个阻变存储单元，降低平均到每个存储单元上的晶体管面积开销。
“泰山一号”采用1T4R结构，即一个选择晶体管对应四个阻变存储单元。公司同时表示，共享晶体管并不意味着存储单元的密度和性能等比例增加；多个存储单元之间的非目标电流路径、读写干扰，以及不同工作条件下的可靠性，都需要通过器件、工艺和电路设计的共同优化来解决。公司称其技术积累源自中国科学院刘明院士团队，团队早在2020年已公开28nm 1T2R RRAM研究。
公司称围绕芯片验证了多项自研电路技术
公司称，“泰山一号”在电路与架构层面首次提出并验证了系列自主创新技术，用于应对1TnR结构大容量RRAM芯片的核心技术挑战。
- 引入负压设计与统一复位电路方法，公司称可显著抑制阵列漏电流，降低芯片功耗并提升可靠性。
- 设计多电压域字线驱动电路，实现高、低压读写路径的彻底解耦，并提出自适应保护偏置电压技术，公司称可有效降低误写风险，提升写入可靠性。
- 开发片上自适应跟随读取电路，公司称用于攻克1TnR在Gb级大容量下面临的读可靠性与读良率难题，并配合硬件纠错电路，形成“电路自适应＋硬件纠错”的双重读保障机制。
三条产品线与政策提法
公司称其围绕嵌入式存储、大容量存储及混合存算等需求布局了三条产品线。
今年9月，工业和信息化部、国家发展改革委联合发布的《电子信息制造业发展“十五五”规划》，已将阻变存储器等新型存储产品以及存算一体等计算范式列入发展方向。公司称其核心团队源自中国科学院和复旦大学。
- 第一条产品线为嵌入式RRAM IP，面向显示驱动、微控制器、SSD控制器及安全芯片等应用，公司称已进入客户场景。
- 第二条产品线为高密度、大容量RRAM，围绕提高集成密度、扩展单芯片容量及完善独立式产品形态，探索1TnR等不同结构、三维集成以及与AI推理相关的存储需求。
- 第三条产品线为RRAM与DRAM结合的混合存算，面向具身智能、AI PC及其他端侧推理场景，通过混合三维集成探索不同存储技术与计算单元的协同方式。
行业路线图与客户端参考
公开报道显示，目前三星、台积电、格芯等全球主要晶圆代工厂已将RRAM纳入先进工艺节点的技术路线图。其中，台积电的技术路线图明确将RRAM纳入12nm和6nm节点的支持范围；在客户端，英飞凌已为28nm节点的微控制器选定RRAM方案。