Epoch AI：华为2026年AI算力产出不足英伟达4%，2030年前难追平
Epoch AI分析华为芯片路线图后判断，华为最先进芯片Ascend 950的算术性能约为 2022 年出货的英伟达H100的一半，2026 年算力产出不到英伟达的 4%；若只用中国国产HBM，这一比例到 2028 年可能仍停留在约 1%。
AI解读：Epoch AI对华为芯片路线图的判断是：追赶英伟达这件事，卡点不在华为愿不愿意堆芯片，而在先进制程和HBM供应这两个它短期内改不了的变量。
按论文估计，华为 2026 年将生产 150 万颗Ascend芯片，折合约 88 万颗H100等效算力，而英伟达 590 万颗芯片折合约 2300 万颗H100等效，华为产出不到英伟达的 4%。
如果中国国产HBM供应爬坡不顺，华为只靠国产HBM的话，2028 年前算力产出可能一直维持在英伟达的 1% 左右。这个数字不是华为芯片设计不行，而是内存供不上。
华为把长期翻盘希望押在LogicFolding上，通过垂直堆叠逻辑层来绕过SMIC 5-7纳米制程的密度天花板，但首款用上该技术的Ascend芯片要等到 2030 年，届时英伟达基于 1.6 纳米制程的Feynman已出货两年。
对国内AI算力采购方来说，这份分析的直接含义是：未来几年国产AI芯片的供应量和单卡性能都无法按华为路线图的纸面目标来规划，预算和部署节奏需要留出余量。这不是唱衰，是HBM和光刻设备的物理约束在起作用。
Epoch AI发布报告分析华为芯片路线图，结论是华为到 2030 年仍无法在AI算力上追平英伟达。报告估算，华为 2026 年生产的Ascend芯片总算力不到英伟达同年出货量的 4%，即便中国国产HBM产能按目标扩张，这一差距在 2028 年前也难以显著缩小。
报告基于华为在IEEE ISCAS 2026主题演讲中公布的芯片路线图。华为计划在单芯片性能、系统互联规模和软件成熟度三个方向同时推进，但Epoch AI认为，美国出口管制限制的先进制程和HBM供应，才是决定华为能走多快的硬约束。
Epoch AI估算华为 2025 年生产了 80 万颗Ascend芯片，英伟达同年售出 450 万颗。2026 年，华为预计生产 150 万颗，英伟达 590 万颗。由于英伟达单芯片性能更高，折算成H100等效算力后，华为 2026 年产出约 88 万颗H100等效，英伟达约 2300 万颗，差距约 25 倍。
Ascend 950单芯片性能约为H100的一半
华为 2026 年出货的主力AI芯片是Ascend 950，分 950PR和 950DT两个版本。950PR面向推理的prefill阶段，FP4性能 2 PFLOPS，配 128 GB华为定制内存和 1.6 TB/s带宽；950DT计划 2026 年第四季度推出，计算裸片相同，但内存扩至 144 GB，带宽升至 4 TB/s。
Epoch AI的对比显示，950 的FP4性能 2 PFLOPS，英伟达B300为 13.5 PFLOPS，差距 6.75 倍。Ascend 950DT的FP8性能约 1 PFLOP，约为英伟达H100的一半——H100于 2022 年开始出货。报告由此判断，华为当前芯片性能大约落后英伟达四年。
华为的应对策略是把更多芯片连成一个高速域。2025 年推出的CloudMatrix 384将 384 颗Ascend芯片跨 16 个机架连成一个整体，英伟达NVL72机架连接 72 颗GPU。Epoch AI认为，这大概是华为目前与英伟达竞争最接近的领域。
- Ascend 950PR：FP4 2 PFLOPS，128 GB定制内存，1.6 TB/s带宽
- Ascend 950DT：FP8约 1 PFLOP，144 GB内存，4 TB/s带宽，计划 2026 年Q4
- 英伟达B300：FP4 13.5 PFLOPS，与 950 差距 6.75 倍
- CloudMatrix 384：384 颗Ascend跨 16 机架连成单域，对比英伟达NVL72的 72 颗
HBM是当前最紧的瓶颈
报告指出，华为Ascend生产在 2026 年仍依赖外国元件。拆解显示 2025 年的主力芯片Ascend 910C使用了台积电制造的逻辑裸片和三星/SK海力士的HBM。2024 至 2025 年，华为囤积并走私了大量逻辑晶圆和HBM，这些库存在 2025 年Ascend生产中消耗大半，Epoch AI建模认为将在 2026 年用尽。
Epoch AI的中位数估计是华为 2026 年生产 150 万颗Ascend，这一数字需要同时使用国产HBM、库存外国HBM、低带宽替代方案和走私HBM才能支撑，远高于仅靠国产HBM所能达到的水平。该估计与《华尔街日报》报道的华为预期出货 150 万颗Ascend一致。
如果华为只能使用中国制造的HBM，报告估算其算力产出到 2028 年可能一直维持在英伟达的约 1%。即便华为在 2028 年走私到相当于其全部国产供应 10 倍的可用HBM，其产出也只能达到英伟达的约 11%，仍不具备竞争力。
随着国产HBM产能爬坡，可用HBM的差距预计从 2026 年的 73 倍缩小到 2028 年的 11 倍，但瓶颈会在 2028 年左右从HBM供应转向单芯片性能。届时英伟达每GB内存对应的算力优势将从近 3 倍扩大到 9 倍。
- 2026 年华为算力产出不到英伟达的 4%
- 仅用国产HBM：2028 年前产出可能维持英伟达的约 1%
- 走私 10 倍国产供应量的HBM：2028 年产出仍仅为英伟达的约 11%
- 可用HBM差距：2026 年 73 倍 → 2028 年 11 倍
- 英伟达每GB内存算力优势：近 3 倍 → 9 倍
路线图靠封装而非制程
华为路线图计划从Ascend 950到 2028 年的Ascend 970，每代性能翻倍，两代合计提升 4 倍。Epoch AI指出，这一提升无法来自更先进的制程：950 和 960 的计算裸片使用SMIC的N+3工艺，970 可能升级到N+4，两者都属于 5-7 纳米级别的DUV工艺，N+4的晶体管密度仅比N+3提升约 20%。
剩下的性能提升必须来自更大的裸片、单封装内更多裸片，或两者兼有。Epoch AI因此称华为近期的性能路线图本质上是一份封装路线图，而不是制程路线图。
代价是良率和成本压力。更大的裸片更容易出现缺陷，降低每片晶圆的可利用裸片数；更大的封装要集成更多chiplet、内存堆栈和I/O，制造复杂度上升，封装失败的代价也更高。报告认为，华为能否达成路线图目标，很大程度上取决于其后端制造伙伴能否在这些环节维持良率。
制程密度差距本身不会缩小。英伟达Rubin GPU将使用台积电N3P工艺，晶体管密度约 224 MTr/mm²；SMIC量产中最先进的 7 nm N+3节点为 113 MTr/mm²，约为前者的一半。台积电计划 2028 年量产 1.6 纳米级A16工艺，2029 年推出 1.4 纳米级A14，而SMIC未来五年将推进到N+4和N+5，每个时间点上制程密度都大约只有台积电的一半。
- Ascend 950/960使用SMIC N+3，970 可能使用N+4，均属 5-7 nm级DUV工艺
- N+4相对N+3晶体管密度仅提升约 20%
- 台积电N3P：约 224 MTr/mm²；SMIC N+3：113 MTr/mm²
- 台积电A16计划 2028 年量产，A14计划 2029 年量产
LogicFolding要到 2030 年，比Feynman晚两年
华为的长期赌注是LogicFolding：把有源逻辑层垂直堆叠，以在SMIC 5-7纳米制程上实现更先进节点的晶体管密度。但首款采用该技术的Ascend芯片计划 2030 年推出。
英伟达的Feynman世代预计 2028 年开始出货，使用台积电A16工艺，并据报道采用 3D堆叠裸片。Epoch AI估算，Feynman堆叠两层 1.6 纳米级逻辑后，等效平面密度超过 500 MTr/mm²，而Ascend在SMIC N+4上为 137 MTr/mm²。单看制程密度差距是 2 倍，加上垂直堆叠维度后，差距扩大到近 4 倍。
存储方面，华为计划Ascend 970在 2028 年第四季度将单芯片内存带宽从 950DT的 4 TB/s提升到 14.4 TB/s，这意味着华为预期其存储供应商届时能拿出性能介于HBM3E和HBM4之间的产品。英伟达同期从Blackwell的 8 TB/s提升到Rubin的 22 TB/s，并开发定制HBM基础裸片，把部分内存控制逻辑从计算裸片移到内存堆栈。英伟达声称定制HBM基础裸片带来比HBM4E高 30% 的内存带宽、低 15% 的HBM功耗和 25% 的额外计算裸片面积。
- LogicFolding首款Ascend芯片：2030 年
- 英伟达Feynman：预计 2028 年，台积电A16，3D堆叠裸片
- 等效平面密度：Feynman超 500 MTr/mm² vs Ascend N+4的 137 MTr/mm²
- 内存带宽：Ascend 950DT 4 TB/s → Ascend 970 14.4 TB/s（计划 2028 Q4）
- 英伟达：Blackwell 8 TB/s → Rubin 22 TB/s